| |  | | |  |  | МОСКВА,
Балаклавский проспект, 28 Б, строение 1
+74959563942 +74959563943 (факс)
+78002003942 (бесплатные звонки) | | | | | | ФИЛИАЛЫ: • • | | | | | | | | | | | | Программа поставок | | Микросхемы динамических оперативных запоминающих устройств (ДОЗУ)
Своим появлением данный класс ИМС обязан, видимо, желанием увеличить объем памяти, размещаемой на кристалле, без перехода к новым технологиям производства с меньшими топологическими нормами. Для этого триггерная ячейка статического ОЗУ, содержащая не менее 4...6 транзисторов, была заменена одним единственным МОП-транзистором, коммутирующим небольшой конденсатор, который хранит информацию в виде своего заряда. Из-за существенного уменьшения площади кристалла, занимаемой элементарной ячейкой памяти, и был получен требуемый рост объема памяти. Оборотной стороной стали утечки заряда из-за технологических ограничений (несовершенство изоляции конденсатора и конечная величина сопротивления канала транзистора), что потребовало введения периодически повторяющихся циклов регенерации содержимого памяти (компенсации потерь заряда). Подавляющее большинство современных ДОЗУ имеет синхронный интерфейс для передачи адреса и данных (ИМС типов EDO и FPM – снимаются или сняты с производства большинством производителей), встроенные в ИМС счетчики адреса (для увеличения пропускной способности шины за счет пакетной передачи данных), встроенные подсистемы регенерации данных, 16-и или 32-битную шину данных (ИМС с 8-битной шиной пользуются существенно меньшим спросом) и идентичную разводку выводов. Практически единственным отличием ИМС с разной скоростью обмена между собой является аппаратная реализация интерфейса. В микросхемах с «обычной» (SingleDataRate DRAM, SDRAM) скоростью передачи используется несимметричный интерфейс с LVTTL уровнями (при необходимости применяется согласование линий связи). Распределенные параметры линий связи оказывают существенно большее влияние в микросхемах с «удвоенной» (DoubleDataRate DRAM – с выдачей данных по каждому перепаду тактового сигнала) скоростью передачи. Поэтому для них всегда используется согласование линий связи, псевдо-дифференциальный интерфейс линий данных и управления (SSTL, входные сигналы сравниваются с опорным напряжением, подаваемым на специальный вывод ИМС, и пересечение входным сигналом опорного уровня трактуется как прием нуля или единицы) и полностью дифференциальный интерфейс линий тактирования. | Производитель | Тип
(xxx - емкость) | Емкость,
МБит | Напряжение
питания, В | Типы
корпусов | ISSI/ICSI
(synchronous DRAM) | IS42*Sxxx
IS43Rxxx (DDR)
IC42Sxxx | 16 - 512 | 1.8, 2.5, 3.3 | TSOP, BGA | ISSI/ICSI
(EDO/FPM DRAM) | IS41xxx
IC41xxx | 4 - 16 | 3.3, 5.0 | SOJ, TSOP | | Micron | MT48LCxxx
MT46Vxxx (DDR)
MT47xxx (DDR2)
MT41Jxxx (DDR3) | 64 - 2G | 1.5, 1.8, 2.5, 3.3 | TSOP, BGA | | Samsung | K4Sxxx
K4Hxxx (DDR)
K4Txxx (DDR2)
K4Bxxx (DDR3) | 64 - 4G | 1.5, 1.8, 2.5, 3.3 | TSOP, BGA | Elpida
(NEC + Hitachi
+ Mitsubishi) | EDSxxx
EDDxxx (DDR)
EDExxx (DDR2)
EDJxxx (DDR3) | 256 - 1G | 1.5, 1.8, 2.5, 3.3 | TSOP, BGA | | Hynix | HY57xxx
HY5Dxxx (DDR)
HY5Pxxx (DDR2)
HY5Txxx (DDR3) | 16 - 2G | 1.5, 1.8, 2.5, 3.3 | TSOP, BGA | Qimonda
(Siemens) | HYBvv*xxx
HYEvv*xxx
HY-Ivv*xxx
(*: S - SDR, D - DDR, T - DDR2) | 128 - 2G | 1.8, 2.5, 3.3 | TSOP, BGA | |
Подбор ИМС по основным характеристикам,
проверка наличия на складе и документация: Емкость,
МБит | Тип и организация
(разрядность) | Корпус | Поиск
по складу | Оригинальная
документация | | 64 | SDR 4M*16 | TSOP 54 |  | всегда на складе | | IS42S16400
размер 590 Kb | | SDR 2M*32 | TSOP 86 | | всегда на складе | | IS42S32200
размер 604 Kb | | 128 | SDR 8M*16 | TSOP 54 | | всегда на складе | | IS42S16800
размер 575 Kb | | DDR 8M*16 | TSOP 66 | | MT46V8M16
размер 6,27 Mb | | 256 | SDR 16M*16 | TSOP 54 | | всегда на складе | | K4S561632
размер 196 Kb | | SDR 16M*16 | BGA 54 | | | SDR 8M*32 | TSOP 86 | | всегда на складе | | IS42S32800
размер 904 Kb | | DDR 16M*16 | TSOP 66 | | K4H561638
размер 360 Kb | | 512 | SDR 32M*16 | TSOP 54 | | K4S511632
размер 385 Kb | | DDR 32M*16 | TSOP 66 | | всегда на складе | | MT46V32M16
размер 6.4 M | | DDR 32M*16 | BGA 60 | | |
Согласование линий передачи данных ИМС SDRAM. Тут можно привести в качестве эпиграфа название одной весьма известной в узких кругах книги: High-Speed Digital Design: A Handbook of Black Magic
«Гарри, малыш! Привет тебе от настоящих магов... :-)» Кратко говоря, согласование линий данных и управления LVTTL обеспечивается включением последовательных резисторов небольшого номинала. Для SSTL согласование линий данных обеспечивается последовательными резисторами и терминаторами, подключенными к источнику напряжения Vtt = Vddq / 2 (соответственно, этот источник должен обеспечивать не только выдачу тока в нагрузку, но и его прием), согласование линий управления – последовательными резисторами, а согласование линий тактирования – параллельными. В ряде случаев (при длине линий связи менее 3...5 см и небольшом числе компонентов на шине) согласование может не использоваться вообще. Современные ИМС программируемой логики зачастую (например, ПЛИС семейств Cyclone и Stratix фирмы Altera) уже содержат в себе согласующие элементы (см. раздел «On-Chip termination support» в фирменной документации на них). Некоторые избранные места из рекомендаций по применению компонентов от фирм Micron и National semiconductor
(ссылки на полные документы приведены ниже): - Для SDRAM используйте последовательные резисторы сопротивлением 51 - 70 Ом, расположенные в середине линии связи или около ИМС памяти. Волновое сопротивление дорожек печатной платы должно быть близко к сопротивлению резисторов.
Для DDR DRAM рекомендуются последовательные резисторы сопротивлением около 50 Ом (при выборе большой нагрузочной способности драйверов) или 35 Ом (при выборе пониженной), расположенные так же, как и в предыдущем варианте.
Параллельные терминаторы на линиях тактирования DDR-памяти располагайте поблизости от ИМС памяти при длине линий связи более 2,5 см и поблизости от ведущей ИМС при более коротких. см. «Micron. TN-46-14: Hardware tips for Point-to-Point system design» - Чаще используйте моделирование системы памяти.
см. «Micron. TN-46-06: Termination for Point-to-Point systems» - Как показали исследования фирмы National semiconductor, подход к определению мощности источника питания терминаторов, основанный на «худшем случае», не всегда оправдан. Использование такого подхода ведет к применению импульсных преобразователей с синхронным выпрямлением (для обеспечения приема тока от терминаторов), которые имеют большее число деталей, большую стоимость и могут создавать проблемы с обеспечением ЭМС как в пределах подсистемы памяти, так и на уровне устройства в целом.
Проведенные исследования показывают, что во многих случаях достаточным будет применение линейного стабилизатора напряжения с двухтактным выходным каскадом. см. «National Semiconductor. Application Note 1254. DDR-SDRAM termination simplified using a linear regulator» Полезная информация: | 1. | | Руководства по выбору DRAM-памяти:
Samsung:
| | 2. | | Рекомендации фирмы Micron:
| | 3. | | Продукция фирмы National Semiconductor для питания ИМС типа DDR SDRAM:
| | 4. | | Продукция фирмы Texas Instruments для питания ИМС типа DDR SDRAM:
| | 5. | | Компоненты для распределения тактовых сигналов
фирм ON Semiconductor, Texas Instruments и Cypress
| | 6. | | RTL-описания контроллеров ДОЗУ для встраивания в проекты на ИМС программируемой логики: Some of the features are: – SDRAM, SSRAM, FLASH, ROM and many other devices supported; – 8 chip selects, each uniquely programmable; – Flexible timing to accommodate a variety of memory devices; – Burst transfers and burst termination; – Performance optimization by leaving active rows open; – Default boot sequence support; – Dynamic bus sizing for reading from asynchronous devices; – Byte parity generation and checking; – Multi-master memory bus support; – Industry standard WISHBONE SoC host interface; – Up to 8 * 128 MByte memory size; – Supports power down mode.
Altera:
| | | | | | | | | | |
